TSMC6日宣布,客户美商巨积公司(LSI Corporation)使用TSMC65纳米低功耗工艺的降低功耗(PowerTrim)技术,有效减少下一世代产品的总漏电耗能达百分之二十五以上。 TSMC这项降低功耗的技术与服务获得Tela Innovations公司独家专利授权,是将设计技术与先进半导体工艺巧妙整和的创新技术,能有效降低每个产品的漏电耗能。
降低功耗软件(PowerTrim Software)分析巨积公司的设计,并些微增加对时序较不敏感的路径上的闸极长度,以代替本来的元件。而闸极长度的增加,将使漏电功耗成指数型的递减,是以这些细微的调整会有相当可观的影响。
美商巨积公司产品及测试工程暨网络元件处处长Norm Lawrence表示:「低功耗与高效能是我们产品成功的关键,藉由和TSMC密切的合作并采用Tela Innovations的降低功耗技术,我们的产品减少了超过百分之二十五的漏电耗能,有效改善漏电的良率分布。」
TSMC降低功耗服务藉由临界尺寸(Critical Dimension)的微调技术,分析产品设计,并在对时序较不敏感的路径上将闸极长度调整为合适的大小,同时有效节省对时序较不敏感的路径上的电晶体耗能,而不影响芯片的性能。此闸极临界尺寸微调属于光学临近效应修正(Optical Proximity Correction)的一部分,并不影响元件或芯片尺寸。因此,降低功耗服务能在不影响芯片性能及尺寸下,有效的大幅降低漏电耗能,同时亦能大幅降低漏电耗能变异性,进而改善元件参数良率。
TSMC设计建构行销处资深处长庄少特表示:「协助客户提高产品的竞争优势,例如减少耗能,是TSMC创立开放创新平台的主要目标之一。藉由与不断创新的公司密切合作,例如Tela Innovations公司,使得开放创新平台能够提供客户具有差异化价值的服务,是建构开放创新平台背后的核心目标。我们很高兴美商巨积公司选择采用TSMC的降低功耗服务,并有效达到降低漏电功耗的成果。」
TSMC降低功耗服务可与其他降低漏电的技术如multi-Vt cell libraries, reverse body biasing, header/footer sleep switches, and voltage islands等相容,可进一步减少漏电并强化节能效果,较临介高压电晶体的表现为佳。
TSMC降低功耗服务
TSMC降低功耗服务独家使用Tela Innovations公司的技术,提供给采用先进工艺技术(包括90纳米、80纳米、65纳米、及45纳米等)的客户使用。