电磁兼容三要素是干扰源（骚扰源）、耦合通路和敏感体,电磁兼容的解决方案常用的方法主要有屏蔽、接地和滤波

1.1.1 电磁干扰

　　 电磁骚扰引起的设备、传输通道或系统性能的下降。它的主要要素有自然和人为的骚扰源、通过公共地线阻抗/内阻的耦合、沿电源线传导的电磁骚扰和辐射干扰等。电子系受干扰路经为经过电源，经过信号线或控制电缆，场渗透，经过天线直接进入；并且有电缆耦合，从其它设备来的传导干扰，电子系统内部场耦合，其它设备的辐射干扰，其它设备的辐射干扰，电子外部耦合到内部场，电子外部耦合到内部场，宽带发射机天线系统，外部环境场等等。
一般都非常重视电路板的功能设计。但是，一块功能板的质量好坏不完全决定功能设计水平，往往PCB的布局、布线好坏起关键作用。利用人工布线，不断调整布局才能取得最佳PCB拷贝。一块功能板好坏最终要看它的环境适应能力(电源、温度、电磁环境等)，还要看它的可测性、可维护性、可生产性等工程化设计和工艺技术综合指标要求。很多情况下，就是1个信号布线不当削弱了整块板的抗干扰能力，甚至影响到整机抗干扰指标。PCB设计是一
件精雕细刻的工作，随时用EMC预检方法进行抗干扰检查，总能查出薄弱的不合理的布线。PCB布线需要通过几次调整才能满足抗干扰决这类电磁兼容问题往往是从电路布局、信号走线等方面入手。因此，电磁兼容技术很大程度上是一门工艺性技术。
　　测试转台测控系统设计可以分为三大部分：①控制柜电子线路设计；②台体布线，包括滑环布线、台体内走线、控制及测量电缆布线、感应同步器反馈信号及陀螺信号前置放大器设计等；③接地系统设计。每一部分在运行过程中都会遇到如下几方面干扰：①传导性耦合干扰；②电容性耦合干扰；③电感性耦合干扰。解决其干扰问题一般从以下几方面着手：①系统内干扰的抑制；②干扰途径的抑制。但无论从原理上讲还是从实践上讲，干扰源的抑制是解决干扰最有效的方法。下面分别从每一部分出发来讨论其电磁兼容性设计。
2.1　控制柜电子线路的电磁兼容性设计
　　每个控制柜由若干控制箱构成，而控制箱内的电子线路采用了模块化设计。每个控制箱的电磁兼容性设计大致可分为四个方面：①主电子线路印刷板设计；②外引线设计；③公用底板设计；④控制箱装配工艺设计。
2.1.1　主电子线路印刷板设计
首先讨论如何减小主线路板对外界的干扰。测控系统中任何电子线路都会对外界产生传导性耦合干扰、电容性耦合干扰和电感性耦合干扰，只是大部分线路在某些方面的干扰并不突出，不作为明显的干扰源。在主电路中往往既有数字电路又有模拟电路。为了抑制数字电路造成的电源波动耦合干扰，在板内每一个芯片的Vcc和GND之间要接入旁路电容，以便该芯片造成的电源波动被就近吸收，减小其对其它芯片的影响。在接入旁路电容时应尽可能靠近芯片，使Vcc-GND通过旁路电容构成的回路面积最小，而且Vcc和GND的走线应尽可能短而粗。
　　为了防止每一块印刷板通过Vcc、GND对其它印刷板造成传导性耦合，其Vcc-GND入口处要接入一个大容量的电解电容，并入一个0.1 μF的高频电容，以吸收该板的电平波动。
数字电路中各信号之间的容性和感性耦合有时难以避免，但因为数字电路本身具有很大的噪声容限，这种耦合并不会造成严重的影响。同时数字电路中很少有大电压和大电流信号，因此它对外界的电容性和电感性耦合可以忽略。抑制数字电路的容性和感性耦合的方法是
对每块印刷板外加接地良好的金属壳，以起到电磁屏蔽效果。
　　测控系统中模拟电路大多处理的是直流小信号，因此一般不会对外界造成明显的容性和感性耦合干扰。但也有一部分是处理交流大信号，如测角系统中的激磁电源，它是一个2 kHz的正弦交变信号，能产生变磁场，因此容易对外界造成干扰。在设计印刷板时没有有效的方法来避免板内的干扰，只能通过加大干扰回路和被干扰回路的距离来减小它的影响，或适当采用屏蔽线的方法来抑制。该控制板对其它印刷板的这种磁干扰也只能通过对整块板的屏蔽来抑制。
　　一般来讲，电子线路中大电流回路和大电压回路容易造成电感性和电容性耦合。在测试转台测控系统中，为了减小功耗，采用了数字功放。由于数字功放采用了含有高频大电压调制信号的数字PWM方式驱动，同时电机绕组又是一个电感性负载，因此它会对外界造成严的电容性耦合干扰。但由于流过绕组的电流并不大，故它不会造成大的电感性耦合干扰。产生这种干扰的原因是驱动器中开关的通断瞬间感性负载会产生很高的尖峰电压，而容性干扰的大小同这一电压成正比。抑制数字功放的这种干扰应从以下几方面入手：
　　①开关二端加合理的吸收电路；
　　②在感性负载或A、B、C三相之间并入高压高频电容；
　　③在IGBT功率开关驱动电路上设法减缓开关的导通、关断速度，使其基极驱动波形变缓，这样将使开关器件在导通和关断瞬间均有很大的压降，从外界的各种干扰。下面将讨论在设计主电路印刷板时如何抑制外界干扰。
在数字电路中，传导耦合主要是通过电源和地线引入的。上面曾谈到的在Vcc-GND之间加滤波电容已从很大程度上抑制了这种耦合，因此下面主要讨论如何抑制容性和感收耦合。对于感性耦合，从设计上要避免印刷线构成环路，当然包括电源线和地线，这样既可以消除地环流，又使其不受外界磁场的干扰。对于容性耦合，要设法减小信号线之间的分布电容，因此应注意以下几点：
a. 尽可能避免二信号线的长距离平行布线；
b. 强信号同弱信号尽可能不要贴近布线；
c. 布线时尽量不要从管脚间穿行，对于高频信号尤其如此；
d. 时序逻辑电路的输入、输出线最易引入干扰，因此应避免过长引线。
其输出尽量不要跨板驱动，必要时应先加缓冲隔离，如测角系统中经20 MHz分频得来的10 kHz、20 kHz等时间基准在板间传输时，应先加缓冲驱动以隔离传输线引入的回扰；e.经传输线传输的信号可能会发生畸变，因此应在下一级电路的输入处加施密特整形。
数字电路中往往会有许多引脚空闲不用，由于其缺乏确定的电平而容易引入干扰，其中时序逻辑组合比逻辑电路更易受干扰，如测角系统中的计数电路、单双稳电路等，一个干扰脉冲有可能造成其状态的误翻转。因此要将其不用的输入端依设计要求分别接至GND或通过1 kΩ电阻接至Vcc。由于时序逻辑电路的输出端可能是其内部的输入，其闲置的输出端也要避免悬空，而应对地接入1 000 Pf高频电容。
　　同数字电路相比，模拟电路的抗干扰问题更难解决。在数字电路中传导耦合一般不造成多大问题，但对模拟电路来讲，这种干扰却必须引起高度重视。
　　正如前面讲到的，传导耦合的最常见形式为公共地线耦合，而消除传导耦合的最有效的方法是一点共地。有时由于受到印刷板空间的限制不可能使每一个单元电路的地全部是一点共地(有时也不必要)，因此常遵循的原则是：单元电路一点共地，然后接入公共的地线上去。这对多级线路来讲仍存在着公共地线的传导耦合，此时应注意在安排线路时不让大信号回路的电流流过小信号回路，以尽量减小大信号回路对小信号回路的干扰。例如在测角系统中激磁电源从信号发生到其输出共有多级电路，一般由运放单元电路组成，每个单元电路要一点共地，即其输入、输出及工作电源的地要尽可能从一点引出，然后连接到地母线上。在这种线路中，模拟工作的电源地线要从大信号单元电路即激磁输出级的“地”处接入，而不应在信号发处接入。
　　对于测角中的粗、精反馈信号及主控系统的测速机反馈、陀螺信号的前置处理电路等模拟线路设计，除了注意以上几点外，尤其还要注意输入信号的“地”应在其多级处理线路的最前级处接入，而不应随便将输入信号的“地”接自系统任意点的“地”。由于输入端一般比输出端的信号要小，故此处遵循单元电路的一点共地原则更重要。
　　除上述常见的传导耦合外，模拟电路中还有其它性质的传导耦合如接触电阻变化，尤其是采用大量运放的模拟电路，由于其输入端对各种噪音比较敏感，其同、反相端尽量不要直接同可调电位器的滑动端相连(滑动端具有大的接触噪声)。
　　正如以上谈到的，运放的同、反相端(尤其是作为“虚地”的同相端)对噪音非常敏感，因此模拟线路中抑制电容性和电感性耦合，尤其是电容性耦合要特别注意避免这些引脚直接引入干扰。对于高增益、高阻抗和小信号放大电路更要注意这一点。
　　为了避免电容性干扰，连接运放的同、反相端的引线不宜过长，尤其应避免直接从前面板上的电位器一端到运放的输入端的引线。对于高输入阻抗、高增益及宽带运放电路，除了一般的措施外，还应采取同、反相端的屏蔽和其它装配工艺措施。